薪资：25K-50K,14薪-16.5薪

Base：北京、武汉

岗位职责：

1.参与存储控制器系统设计，设计软硬件接口,撰写设计文档，完成RTL编码和模块单元验证；

2.撰写模块需求说明和测试场景说明，促进开发和验证团队达到设计需求；

3..配合ASIC后端布线实现以及时序收敛，负责软硬件联合调试时的问题定位；

4.集成开发调试工作，逻辑开发项目管理等。

岗位要求：

1. 硕士及以上学历；

2. 3年以上ASIC/SoC设计经验(高级5年)；

3. 熟悉Verilog和System Verilog；

4. 熟悉linux开发环境；

5. 熟练使用perl/TCL/shell中的一种语言；

6. 必须具有以下其中一种或者多种设计经验：SoC integration、PCIe nvme、SATA、eMMC/UFS、NAND-flash、ARM bus，AXI/AHB

7. 熟悉logic synthesis或者STA；

8. 了解Lint/CDC/formal verification/DFT；

9. 熟悉FPGA debug流程和方法。